Intel's proces-routekaart wordt bijgewerkt met plannen om terug te gaan naar twee jaar cadans - Intel's

Intel's proces-routekaart wordt bijgewerkt met plannen om terug te gaan naar cadans van twee jaar

During the IEDM event hosted by the IEEE organization, ASML's CEO, Martin van den Brink, took the stage to elaborate more on ASML's vision of the future of semiconductors. When talking about the future of semiconductors, Mr. Brink started talking about Intel and their vision for the future. Intel's slides were showing many things including backporting of IP to older processes and plan to go back to 'tick-tock' two-year cadence to restore the previous confidence in Intel's manufacturing capabilities.

Misschien een van de meest interessante opmerkingen over de presentatie is het feit dat Intel hard werkt om zijn plannen te realiseren om een ​​cadans van twee jaar van 'tick-tock'-procesrealisatie terug te brengen. Dat betekent dat in de toekomst, vermoedelijk nadat 10 nm debuutproblemen zijn opgelost, Intel het oude proces en de optimalisatietactieken wil uitvoeren. Een dia (hieronder weergegeven) met de titel 'In Moore We Trust' spreekt veel over de toekomstplannen van Intel en toont met name weinig dingen: Intel's komende 10 nm ++ en 10 nm +++ knooppunten, en de mogelijkheid van backporting. Als het gaat om 10 nm ++ en 10 nm +++ nodes, geeft Intel aan dat ze al werken aan verbeterde versies van 10 nm + node die worden gebruikt in Ice Lake-chips, zodat nieuwe en verbeterde versies van 10 nm node klaar zijn voor hogere frequenties en betere prestaties . De huidige versie van 10 nm + knooppunt is qua frequentie niet erg capabel, omdat er momenteel maar één Ice Lake SKU is die 4 GHz kan bereiken, terwijl de huidige 14 nm-producten met gemak 5 GHz kunnen bereiken. Deze opkomende knooppunten zouden dit probleem moeten aanpakken door snellere transistors aan te bieden.

Bovendien gaat backporting nu naar node-productie, niet meer alleen naar IP. Tot dusverre sprak Intel over backporting als een middel om nieuwe IP te leveren die is gebouwd voor 10 nm, bijvoorbeeld voor oudere processen zoals 14 nm indien nodig. De nieuwe dia toont echter de intentie van Intel om backportingtechnieken toe te passen op een halfgeleiderproces. 7 nm kan bijvoorbeeld worden teruggezet naar een knoop van 10 nm in de vorm van 10 nm +++, zodat het volgens Intel's normen nog steeds officieel 10 nm is, maar algemene transistorverbeteringen bevat die zouden zijn uitgebracht op een knoop van 7 nm.

Intel ontwikkelt ook nieuwe knooppunten die over tien jaar zullen worden vrijgegeven. Hierboven wordt het 1,4 nm-knooppunt getoond, gepland voor release in 2029 wanneer het vermoedelijk zal worden gelanceerd. Het knooppunt van 1,4 nm wordt verondersteld een dichtheid van 1,6 miljard transistors per vierkante millimeter te hebben, wat overeenkomt met veel van de vroege 14 nm Broadwell CPU's. Het is onvoorstelbaar om nu aan dergelijke verre technologieën te denken, plus, zoals de routekaart laat zien, is alle weergegeven informatie aan verandering onderhevig.
Source: WikiChip